For Good FPGA Design
FPGA Basics
Simulation
UVM
Timing Closure
Toggle navigation
Search
Timing Closure
2023年1月28日
FPGA Basics
ステートマシンのデッドロックを体験!
2022年12月25日
FPGA Basics
FPGAが時々動かない??-ステート・マシンのデッドロック-
2022年7月14日
FPGA Basics
メタステーブルはどんなときに発生する?
Ranking
What’s New
ステートマシンのデッドロックを体験!
FPGAが時々動かない??-ステート・マシンのデッドロック-
FPGAにおけるステート・マシン(FSM)のエンコード方式は?
ステート・マシンとは?- FPGAでステート・マシンを記述
UVMの環境構築!(11) Topモジュール (テストベンチ)
Profile
Zino
ジーノ。大手電機メーカーで、基板設計の全般と、FPGAの設計に従事した経験を活かし、FPGAについて情報発信中。
RTL設計、シミュレーション、タイミング・クロージャ、FPGAまわりのハードウェア開発まで、幅広く取り扱っております。